

## **Ошибки в микросхемах MDR1206FI, MDR1206AFI, MDR1215LGI**

Настоящий документ содержит описание всех ошибок, выявленных в микросхемах на момент создания данной версии документа.

## Статус документа

Настоящий документ является НЕКОНФИДЕНЦИАЛЬНЫМ.

## Адрес в сети Интернет

<http://www.milandr.ru>

## Обратная связь по продукту

Если у Вас есть какие-либо комментарии или предложения по данному продукту, свяжитесь с Вашим поставщиком, указав:

- название продукта;
- комментарии, либо краткое описание Ваших предложений;
- предпочтительный способ связи с Вами и контакты (организация, электронная почта, номер телефона).

## Обратная связь по документу

Если у Вас есть какие-либо комментарии или предложения по данному документу, пожалуйста, пришлите их на электронную почту [support@milandr.ru](mailto:support@milandr.ru), указав:

- название документа;
- номер и/или дата документа;
- номер страницы;
- комментарии, либо краткое описание Ваших предложений;
- предпочтительный способ связи с Вами и контакты (организация, электронная почта, номер телефона).

## Оглавление

Обзор.....	4
Категории ошибок .....	4
Сводная таблица ошибок .....	5
Ошибки категории 3 .....	7
0001 Пропуск канала SAR АЦП при последовательном преобразовании нескольких каналов после выключения АЦП .....	7
0002 Не запуск вспомогательного LDO батарейного домена.....	8
0003 Прекращение обработки запросов прерываний в режиме отладки при исполнении по шкалам и наличии активного векторного прерывания .....	9
0004 Команда dret не декодируется, как illegal instruction, при исполнении не в Debug-режиме .....	10
0005 Некорректная работа аппаратной точки останова на коде в Debug ROM .....	10
0006 Ошибка в tinfo-регистре модуля отладки .....	11
0007 Команда s.lwsp (если rd == x0) не декодируется как illegal instruction.....	11
0008 Неверное декодирование команд как illegal instruction .....	12
0009 Некорректное значение по сбросу поля sbaccess регистра sbcs .....	12
0010 Остановка ядра при обработке не векторных прерываний по уровню в случае, если уровень изменяется в неактивный до завершения взятия прерывания.....	13
0011 Остановка счета IWDG при отсутствии частоты PCLK в процессе перезагрузки значения таймера или обновления значения делителя .....	14
Лист регистрации изменений .....	15

## Обзор

Настоящий документ содержит описание ошибок в продукте с указанием категории критичности. Каждое описание содержит:

- уникальный идентификатор ошибки;
- текущий статус ошибки;
- где существует отклонение от спецификации и условия, при которых возникает ошибка;
- последствия возникновения ошибки в типичных применениях;
- ограничения, рекомендации и способы обхода ошибки, где это возможно.

## Категории ошибок

Ошибки разделены на три категории критичности:

### Категория 1.

Ошибочное поведение, которое невозможно обойти. Ошибки данной категории серьезно ограничивают использование продукта во всех или в большинстве приложений, что делает устройство непригодным для использования.

### Категория 2.

Ошибочное поведение, которое противоречит требуемому поведению. Ошибки данной категории могут ограничивать или серьезно ухудшать целевое использование указанных функций, но не делают продукт непригодным для использования во всех или в большинстве приложений.

### Категория 3.

Ошибочное поведение, которое не было изначально определено, но не вызывает проблем в приложениях при соблюдении рекомендаций.

## Сводная таблица ошибок

В таблице указано, в каких версиях микросхем присутствует ошибка. Наличие ошибки обозначено символом «X».

Версия микросхем определяется датой изготовления, указанной на корпусе микросхемы в формате ГГНН, где ГГ – год изготовления, НН – неделя изготовления.

ID	Описание	Микросхемы, изготавливаемые с даты							
		MDR1206FI		MDR1206AFI		MDR1215LGI			
		2345 (рев. 1)	2441 (рев. 2)			3523 (рев. 1)		2345 (рев. 1)	
<b>Категория 1</b>									
<b>Категория 2</b>									
<b>Категория 3</b>									
0001	Пропуск канала SAR АЦП при последовательном преобразовании нескольких каналов после выключения АЦП	X	X			X		X	
0002	Не запуск вспомогательного LDO батарейного домена	X	X			X		X	
0003	Прекращение обработки запросов прерываний в режиме отладки при исполнении по шагам и наличии активного векторного прерывания	X				X		X	
0004	Команда dret не декодируется, как illegal instruction, при исполнении не в Debug-режиме	X	X			X		X	
0005	Некорректная работа аппаратной точки останова на коде в Debug ROM	X	X			X		X	
0006	Ошибка в tinfo регистре модуля отладки	X	X			X		X	
0007	Команда c.lwsp (если rd == x0) не декодируется как illegal instruction	X	X			X		X	
0008	Неверное декодирование команд как illegal instruction	X	X			X		X	
0009	Некорректное значение по сбросу поля sbaccess регистра sbcs	X	X			X		X	

ID	Описание	Микросхемы, изготавливаемые с даты							
		MDR1206FI		MDR1206AFI		MDR1215LGI			
		2345 (рев. 1)	2441 (рев. 2)		3523 (рев. 1)		2345 (рев. 1)		
0010	Остановка ядра при обработке не векторных прерываний по уровню в случае, если уровень изменяется в неактивный до завершения взятия прерывания	X	X		X		X		
0011	Остановка счета IWDG при отсутствии частоты PCLK в процессе перезагрузки значения таймера или обновления значения предделителя	X	X		X		X		

## Ошибки категории 3

### *0001 Пропуск канала SAR АЦП при последовательном преобразовании нескольких каналов после выключения АЦП*

#### Статус

Исследование.

#### Описание

В режиме последовательного преобразования нескольких каналов после отключения АЦП (бит Gfg\_REG\_ADON) и при последующем его включении однократно пропускается канал, на котором остановилось преобразование в момент отключения АЦП. Происходит преобразование следующего канала, участвующего в последовательном преобразовании.

#### Условия

Включение АЦП после его отключения в режиме последовательного преобразования нескольких каналов.

#### Последствия

Пропуск преобразования канала АЦП, на котором остановилось преобразование при отключении.

#### Рекомендации и способы обхода

После отключения АЦП при использовании последовательного преобразования нескольких каналов:

- 1 Отключить переключение каналов (бит Cfg\_REG\_CHCH).
- 2 Включить переключение каналов только для канала, на котором остановилось преобразование при отключении, и участвующих в преобразовании каналов с большими номерами (регистр ADC1\_CHSEL).

После включения АЦП:

- 1 Включить переключение для всех требуемых каналов.

## ***0002 Не запуск вспомогательного LDO батарейного домена***

### **Статус**

Исследование.

### **Описание**

Вспомогательный LDO батарейного домена может не запуститься при несоответствии фронта питания  $V_{CCB}$  требованиям спецификации.

### **Условия**

Фронт питания  $V_{CCB}$  более 1 мс или менее 10 мкс.

### **Последствия**

Батарейный домен будет работать, используя основное питания и основной LDO. Но при отключении основного питания ( $V_{CCA}$  и  $V_{CC}$ ) информация из батарейного домена может исчезнуть, несмотря на наличие батарейного питания.

### **Рекомендации и способы обхода**

После подачи напряжения питания на вывод  $V_{CCB}$  необходимо однократно прописать в бит BLDO\_BOOST регистра BKP\_LDO значение «1» и через задержку не менее 20 мкс – значение «0».

### ***0003 Прекращение обработки запросов прерываний в режиме отладки при исполнении по шагам и наличии активного векторного прерывания***

#### **Статус**

Исправлено в ревизии 2.

#### **Описание**

В режиме отладки при исполнении по шагам (команда `stepi`) наличие активного векторного прерывания вызывает некорректное изменение контрольно-статусных регистров CSR (`xstatus`, `херс`, `хcause`, `хtval`, `хintstatus`). Некорректное изменение `xstatus` приводит к тому, что при дальнейшем исполнении программы запросы прерываний не обрабатываются ядром.

#### **Условия**

Наличие активного векторного прерывания в момент выполнения шага (команда `stepi`) в режиме отладки.

#### **Последствия**

Некорректное изменение контрольно-статусных регистров CSR (`xstatus`, `херс`, `хcause`, `хtval`, `хintstatus`), которое приводит к невозможности взятия прерывания после `continue` (команда режима отладки).

#### **Рекомендации и способы обхода**

В версии программы, предназначенной для отладки, реализовать один из способов обхода ниже.

Способ 1. Установить для всех используемых прерываний не векторный режим работы: в регистре `clicintattr[i]` установить бит `shv` равным «0».

Способ 2. Установить для всех используемых векторных прерываний, кроме прерываний от DMA и `EXT_INTx`, режим захвата запросов прерываний по уровню: в регистре `clicintattr[i]` установить бит `trig[0]` равным «0». Для прерываний от DMA и `EXT_INTx` (при их использовании) установить не векторный режим работы: в регистре `clicintattr[i]` установить бит `shv` равным «0». Включить в OpenOCD маскирование прерываний на время выполнения процедуры `step` с помощью команды `set_maskisr`. Это можно сделать одним из способов:

- добавить в файл конфигурации OpenOCD: `riscv set_maskisr steponly`;
- выполнить в GDB команду: `monitor riscv set_maskisr steponly`.

В этом случае OpenOCD перед командой `stepi` сохраняет текущее значение `mstatus`, после чего сбрасывает в `mstatus` биты глобальных разрешений прерываний `xIE`. После выполнения команды `stepi` OpenOCD восстанавливает ранее сохраненное значение `mstatus`. Данный способ обхода помогает в случае, если команда `stepi` выполняется над кодом, который не изменяет `mstatus` прямо или косвенно.

Версия OpenOCD с поддержкой команды `set_maskisr` доступна на сайте технической поддержки ЦП ИС АО «ПКК Миландр»: <https://support.milandr.ru/soft/>

***0004 Команда dret не декодируется, как illegal instruction, при исполнении не в Debug-режиме***

**Статус**

Исследование.

**Описание**

Неверное декодирование инструкции (команды) dret не в Debug-режиме.

**Условия**

Исполнение ассемблерной инструкции (команды) dret не в режиме Debug-режиме.

**Последствия**

Не декодирование как illegal instruction.

**Рекомендации и способы обхода**

Не использовать dret в пользовательском коде программы.

***0005 Некорректная работа аппаратной точки останова на коде в Debug ROM***

**Статус**

Исследование.

**Описание**

Останов на коде в Debug ROM не выполняется.

**Условия**

Установка точки останова на коде в Debug ROM.

**Последствия**

Возникновение ошибки.

**Рекомендации и способы обхода**

Не использовать отладку в Debug ROM.

## ***0006 Ошибка в tinfo-регистре модуля отладки***

### **Статус**

Исследование.

### **Описание**

Ошибка в tinfo-регистре, приводящая к проблеме механизма Discovery.

### **Условия**

Применение OpenOCD с включённым механизмом Discovery.

### **Последствия**

Возникновение ошибки.

### **Рекомендации и способы обхода**

- I. Использовать OpenOCD из основной ветки <https://github.com/openocd-org/openocd> до версии 0.12.0 включительно.
- II. 1. Использовать OpenOCD для RISC-V <https://github.com/riscv/riscv-openocd> до версии 2018.12.0;  
2. Использовать patch\* для OpenOCD для RISC-V версии 0.12.0+ dev-03629-g87331a82a. Patch заменяет значение, прочитанное из регистра tinfo, на верное.

## ***0007 Команда c.lwsp (если rd == x0) не декодируется как illegal instruction***

### **Статус**

Исследование.

### **Описание**

Команда (инструкция) c.lwsp должна декодироваться как illegal instruction.

### **Условия**

Исполнение команды (инструкции) c.lwsp (если rd == x0).

### **Последствия**

Не декодирование illegal instruction.

### **Рекомендации и способы обхода**

Компилятор "C" такие команды не генерирует, поэтому не использовать ассемблерные вставки в "C"-код с такими командами.

---

\* <https://support.milandr.ru/upload/iblock/366/1bla1mied7u7vkvie2nuenks9d440kw0/tinfo-patch.zip>

### ***0008 Неверное декодирование команд как illegal instruction***

#### **Статус**

Исследование.

#### **Описание**

Следующие команды (инструкции) декодируются как illegal instruction, что не верно:

- csrrc rd, csr, rs1;
- csrrsi rd, imm, rs1;
- csrrci rd, imm, rs1.

#### **Условия**

Исполнение команд (инструкций) при работе с CSR-регистрами при  $rs1 == 0$ .

#### **Последствия**

Декодирование illegal instruction.

#### **Рекомендации и способы обхода**

Не использовать эти команды (инструкции) при работе с CSR-регистрами.

### ***0009 Некорректное значение по сбросу поля sbaccess регистра sbcs***

#### **Статус**

Исследование.

#### **Описание**

Согласно спецификации RISC-V External Debug Support Version 0.13 значение поля sbaccess, которое задает разрядность данных для доступа к памяти с помощью System Bus Access, должно быть установлено по сбросу в значение 2, что соответствует размеру транзакции в 32 бита. Фактически значение по сбросу поля sbaccess равно 0, что соответствует размеру транзакции в 8 бит.

#### **Условия**

Всегда.

#### **Последствия**

Доступ к памяти в отладочном режиме с помощью System Bus Access будет осуществляться к данным с размером, отличным от ожидаемого.

#### **Рекомендации и способы обхода**

Устанавливать значение поля sbaccess в требуемое значение перед осуществлением любых операций с помощью System Bus Access.

***0010 Остановка ядра при обработке невекторных прерываний по уровню в случае, если уровень изменяется в неактивный до завершения взятия прерывания***

**Статус**

Исследование.

**Описание**

Зависание (счетчик РС останавливается, на шине АНВ нет полноценного обмена) процессорного ядра может произойти в случае обработки невекторных прерываний, настроенных на взятие по уровню. Такое событие может произойти, если после начала обработки прерывания его уровень изменяется в неактивный до завершения взятия прерывания.

**Условия**

- 1 Прерывание настроено на срабатывание по уровню.
- 2 Прерывание невекторное.
- 3 Уровень запроса прерывания изменяется в неактивный до завершения взятия прерывания.

**Последствия**

Остановка ядра микросхемы.

**Рекомендации и способы обхода**

В контроллере CLIC настраивать используемые прерывания в один из описанных ниже режимов:

- 1 В векторный режим работы на срабатывание по уровню или фронту;
- 2 В невекторный режим работы на срабатывание по фронту.

## ***0011 Остановка счета IWDG при отсутствии частоты PCLK в процессе перезагрузки значения таймера или обновления значения предделителя***

### **Статус**

Исследование.

### **Описание**

В процессе работы IWDG остановка частоты PCLK блока IWDG после вызова запроса перезагрузки значения таймера через регистр IWDG\_KEY (записью значения 0xAAAA) и перед фактическим обновлением значения таймера или после вызова запроса обновления предделителя (запись в регистр IWDG\_PR) и перед фактическим обновлением значение предделителя блокирует сигнал запроса на обновление значения таймера в активном состоянии. В результате чего до повторного появления частоты PCLK или любого сброса сторожевой таймер IWDG не осуществляет счет и не формирует сброс. Так как в случае запроса перезагрузки IWDG непрерывно перезагружается значением перезагрузки, а в случае запроса обновления предделителя – непрерывно осуществляет обновление предделителя. После появления частоты PCLK и фактического обновления соответствующих значений или после любого сброса IWDG восстанавливает процесс счета.

### **Условия**

Остановка частоты PCLK блока IWDG:

- 1 После вызова запроса перезагрузки значения таймера через регистр IWDG\_KEY (записью значения 0xAAAA) и перед фактическим обновлением значения таймера в процессе работы IWDG;
- 2 После вызова запроса обновления предделителя таймера через регистр IWDG\_PR и перед фактическим обновлением предделителя в процессе работы IWDG.

### **Последствия**

Отсутствие счета таймера IWDG и формирования им сброса до появления частоты PCLK или любого сброса.

### **Рекомендации и способы обхода**

Реализовать в разрабатываемой системе один или несколько из предложенных способов:

- 1 Перед вызовом запроса перезагрузки значения таймера и на время сброса флага RVU, а также перед вызовом запроса обновления предделителя и на время сброса флага PVU, переводить тактирование PCLK (соответствует частоте HCLK) на частоту, которая гарантируется в разрабатываемой системе – например, LSI (поскольку наличие частоты LSI обязательно для работы IWDG, в случае её отсутствия IWDG не сбросит систему при любых обстоятельствах);
- 2 Использовать сторожевые таймеры IWDG и WWDG совместно, при этом время между их перезагрузкой должно быть не менее одного периода частоты LSI и WWDG должен быть запущен до настройки IWDG;
- 3 Использовать внешний сторожевой таймер.

**Лист регистрации изменений**

Дата	Страница	Статус	ID	Категория	Описание
25.01.24					Документ создан
26.01.24	5, 8		0003	3	Добавлено описание ошибки
08.02.24					Добавлено исполнение MDR1206AFI
13.02.24	5, 9 – 11		0004 – 0008		Добавлено описание ошибок
19.03.24	8		0003		Дополнено описание ошибки
28.03.24	5, 8		0003		Уточнено название ошибки
15.04.24	7		0002		Уточнены рекомендации и способы обхода
19.06.24					Добавлено исполнение MDR1215LGI
01.08.24	11 – 13		0009 – 0011	3	Добавлено описание ошибок
12.12.24	5, 9		0003	3	Добавлена ревизия 2 для MDR1206FI Уточнен статус ошибки